Позволяет ли Hyper Threading использовать L1-cache для обмена данными между двумя потоками, которые выполняются одновременно на одном физическом ядре, но в двух виртуальных ядрах?
При условии, что оба относятся к одному и тому же процессу, то есть в том же адресном пространстве.
Page 85 (2-55) - Справочное руководство по оптимизации архитектур Intel® 64 и IA-32: http://www.intel.com/content/dam/www/public/us/en/documents/manuals/64-ia-32-architectures-optimization-manual.pdf
2.5.9 Поддержка технологии Hyper-Threading в микроархитектуре Intel® Название кода Nehalem
...
Более глубокая буферизация и расширенные политики доступа к ресурсам/раздела:
Реплицированный ресурс для работы с HT: состояние регистрации, переименованный буфер буфера возврата, ITLB большой страницы.
Разделенные ресурсы для работы с HT: буферы нагрузки, буферы хранения, буферы повторного заказа, ITLB с небольшими страницами статически распределяются между двумя логическими процессорами.
Конкурентоспособный ресурс во время работы HT: станция резервирования, иерархия кэша, буферы заполнения, как DTLB0, так и STLB.
Чередование во время работы в режиме HT: передняя операция обычно чередуется между двумя логическими процессорами, чтобы обеспечить справедливость.
HT неизвестные ресурсы: исполнительные блоки.