Я реализую конфигурируемый DPRAM, где RAM DEPTH является параметром.
Как определить ADDRESS WIDTH из RAM DEPTH?
Я знаю отношение RAM DEPTH = 2 ^ (ADDRESS WIDTH)
i.e ADDRESS WIDTH = log (base 2) RAM DEPTH.
Как реализовать функцию журнала (база 2) в Verilog?